03. Silicon as Code: the Oligarchs' Waltz

引言：一个“非人类”可治理的产业

一块先进制程芯片集纳的晶体管数量已达千亿级，其设计团队动辄数千人，横跨数十家彼此独立的公司——从上游的设备与材料，到中游的 EDA 与 IP，再到下游的设计、制造、封装。这个网络里没有一家企业能完整理解芯片的全部机理：应用材料不懂光刻，ASML 不做刻蚀，台积电不设计芯片，新思不知制造，高通无须建厂。然而，最终交付的芯片却能以近乎零缺陷的良率运行在手机、汽车、卫星之中。这种跨组织、跨国界的精密协调，规模之巨，接口之密，责任链之错综，远远超出了任何传统科层组织或合同网络的管理能力。究竟是什么机制，让这个“无上级指挥”的超级工程成为可能？答案并非单一技术突破，而是一套以可执行代码为媒介的产业治理制度。半导体产业的实践，远早于“工程即代码（EaC）”这一术语的出现，已悄然将设计意图、工艺约束、验证规则、权责转移全部编码为开放或准开放的文本、脚本与自动化流程。这套制度不是技术复杂性“自然逼出”的产物，而是寡头企业们在相互依赖又互不信任的格局下，为求解协作可靠性而主动建构的社会技术系统。本文将从技术、流程、权力格局三个层次层层深入，剖析这一制度的内在逻辑，并揭示其对于更广大工程领域的启示。

一、技术解体：垂直整合的失效与模块化的悖论

半导体的青春时期，产业形态是垂直整合的——仙童、英特尔、德州仪器、摩托罗拉等公司内部囊括了从拉单晶、光刻、设计到测试的全部环节。这种整合模式在晶体管数量尚以千、万计时是高效的：内部协调成本低，决策权集中，知识封闭在组织边界内。然而，随着摩尔定律的推进，制造工艺的研发成本和复杂度呈指数增长。一座 3nm 晶圆厂的投资已超过 200 亿美元，而工艺研发所需的物理、化学、光学知识早已溢出任何单一企业的认知边界。垂直整合的帝国在 1980 年代中后期开始崩解，催生了 Fabless-Foundry 模式的分离——设计公司（如高通、博通）专注前端，代工厂（台积电、联电）专注制造。这一纵向解构把产业推入了模块化的悖论。一方面，专业化极大降低了每个环节的进入门槛和迭代成本；但另一方面，模块间的界面（interface）成为风险最集中的灰色地带。代工厂的工艺参数会影响晶体管的真实行为，设计的物理版图必须完美映射到光罩的几何约束，封装的热机械应力又反过来作用于芯片的内部时序。当这些环节分属独立的商业实体，各自持有私有的技术秘密和利润目标时，信息不对称和动机错位就被制度化了。一个设计公司无法窥见代工厂的工艺细节，代工厂也不可能理解毎一个设计的功能意图。传统的联络会议、静态文档和样品试制根本无力管控如此庞大的接口状态空间。稍有不慎，一次流片失败就可能烧掉数千万美元并延误整个产品窗口。正是在这种“必须紧密协作、却缺乏内在信任”的张力下，一种全新的协调机制应运而生：将接口约束与验证规则编写为可计算的代码，由自动化工具链代替人的谈判和检查。这并非刻意寻求“工程即代码”的哲学，而是产业生存的本能——如果没有一套不需泄露黑箱知识又能精确约束对方行为的语言，整个 Fabless-Foundry 模式就会崩塌。

二、流程再造：PDK 与可执行契约的诞生

PDK：一份可计算的产业契约

代工厂与设计公司之间最基本的制度载体是 Process Design Kit（PDK）。表面上看，PDK 是一组技术文件：SPICE 器件模型、Layout 设计规则（DRC）、电气规则（ERC）、寄生参数提取规则（RCX）等。但从制度视角看，PDK 是一份可执行的、具有约束力的接口契约。代工厂通过 PDK 向设计方宣告：“我保证，凡严格遵循这些规则和模型的设计，都能在我的产线上以约定的良率被制造出来。”

这精妙地解决了两个致命难题：

在不泄露工艺机密的前提下传递足够的设计边界。代工厂的掺杂曲线、应力工程、光刻胶特性是其核心资产，不能公开。但 PDK 将这些物理复杂性抽象为可计算的模型（如 BSIM 晶体管模型）和可自动检查的几何规则。设计方只需调用模型和遵守规则，无需知晓背后的物理细节。将合规性判断权从代工厂转移到设计方自身。传统模式下，代工厂的工程师需要人工审查设计方提交的版图是否符合工艺要求，这既繁琐又容易产生寻租和推诿。PDK 中的 DRC/LVS 规则集是一段段可执行的脚本（虽然历史上以专有格式存在，但其本质是代码），设计方可以在自己的环境中反复运行，确保签核前所有违例已被清除。这意味着，“你是否合规”的判决权被下放给了设计方自己，而判决的“法律条文”由代工厂通过规则代码给出。这是一种极其精巧的权力平衡。

从规则自动化到全流程的 CI/CD

早期的 DRC 检查仍是手动触发的批量脚本。但随着设计规模的膨胀，业界逐渐建立了分层、增量的自动化管道，这实质上就是硬件领域的持续集成（CI）。在当代芯片设计中，每当工程师提交 RTL 或版图变更，系统便自动触发 lint、CDC（跨时钟域检查）、综合、初步时序分析；通过后再进入更耗时的物理实现、全芯片时序签核、功耗签核（Power Sign-off）、物理验证签核（DRC/LVS）。这些管道定义本身也越来越“代码化”（Makefile、Tcl、Python 胶水、工作流脚本），从而使得整个工程流程成为可版本化、可审计的对象。至此，技术要素（器件模型、规则文件）和流程要素（分层验证、自动触发）融合为一种“工程操作系统”。但这个操作系统要真正成为治理制度，还需要一个至关重要的机制——权责的铁幕。

三、权力格局：Sign-off 的权责锚定与寡头政治

Sign-off：从技术检查到法律仪式

芯片设计流程中存有多个强制性的 Sign-off 节点——时序签核、物理签核、功耗签核、可制造性签核。每一个节点都对应着一组确定的工具版本、输入数据快照、完整的自动化流程运行记录，以及由指定责任人签发的元数据。在外人看来，这些只是工程师点击“Accept”按钮的瞬间；但在制度层面上，每一次 Sign-off 都是一次权责转移的法律仪式。一旦流片后芯片出现功能故障或良率问题，回溯追责的路径便沿着这些 Sign-off 节点逆向展开：

若问题源于时序违例未被检出，需要查明是 PDK 的时序模型和实际硅片不符（代工厂责任），还是设计方没有使用正确的 corner 参数，还是 EDA 工具的计算出现偏差（工具商责任），抑或签核时使用的约束条件有误或豁免未合理声明（设计方内部责任）。若问题源于 DRC 漏检，追踪链条同样清晰展布：规则文件是否准确反映了制造能力？设计方是否使用了正确的规则集？是否存在未经记录的、口头承诺的豁免？

这种细粒度的问责能力，使 “可追溯性”从技术美德升格为商业存亡的基础。它大大降低了合作中的投机风险——任何一方如果偷换输入、掩饰问题、或试图把责任推给下游，都会在代码化的证据链中暴露。正因为如此，半导体产业才得以在缺乏统一行政权威的条件下，维系数十年的高效协作。这是 EaC 在物理世界最为成熟的制度化应用：持续集成管道中的“门禁”不仅是质量关卡，更是与商业责任和法律赔偿链条直接挂钩的契约执行点。

寡头互赖：开放标准的真实政治

当人们称颂半导体的“as Code”实践时，往往赞美其开放性。但必须看到，这种开放并非源于利他，而是源于一种特殊的产业结构——寡头互赖。Verilog、SystemVerilog、UPF、PDK 交换格式、OASIS 掩模格式等标准的演化，并非中立学术组织的主导，而是在应用材料、ASML、台积电、新思、Cadence、英特尔、高通等少数几家企业之间持续博弈的产物。

每一方都试图在标准中嵌入有利于自身市场地位的细节，但同时又受制于“互相锁定”的结构：代工厂只有在设计工具广泛支持其 PDK 时才能吸引客户；EDA 厂商只有在模拟和签核引擎中获得代工厂的认证（qualification）才能被设计公司采用；设计公司则希望工具和工艺的选择尽可能多样，避免被单一供应商绑定。这种均势导致了一个关键结果：任何一家巨头都不能将标准完全私有化，因为那会破坏整个生态的合作基础，最终伤及自身。因此，寡头们在标准上的“开放性”，是一种基于相互依赖的审慎均衡，而非情怀驱动。

EDA 厂商的权力枢纽

在这一格局中，新思（Synopsys）和楷登（Cadence）两家 EDA 巨头扮演了极为特殊的角色。它们不仅提供工具，更是整个 EaC 制度的软件基础设施垄断者。代工厂的 PDK 需要适配它们的仿真器和签核引擎；设计公司的自动化管道建立在它们的工具链之上；而很多 Sign-off 判据在实践上等价于“使用某 EDA 工具的某版本跑过并通过”。这就产生了一种隐形的权力：EDA 厂商在一定程度上定义了什么算“合规”。它们的算法实现、时序计算模型，甚至 bug 修复时间，都直接影响着全产业的研发节奏和风险分配。这种集中化有其效率优势，但也催生了巨大的锁定效应和高昂的成本——一个反面的证明是，开放 EDA 运动（如 OpenROAD）试图打破这种二元垄断，其核心并非仅仅提供免费工具，而是试图重新分配制定“合规”定义的权力。

四、结论与启示：建构 EaC 治理文明

半导体的“工程即代码”历程揭示了一条深刻规律：EaC 在物理工程领域的深度落地，从来不是技术自然演进的结果，而是产业参与者基于权力博弈、风险分担和责任划分的现实需要，共同建构的一套治理制度。代码是这套制度的承载形式，而制度设计才是其灵魂。没有 Fabless 和 Foundry 分离造成的互锁张力，就没有作为契约的 PDK；没有流片失败的天价代价，就没有 Sign-off 的仪式化权责转移；没有少数寡头的势力均衡，就没有开放标准的动态稳定。因此，当我们将目光投向机械、建筑、电动汽车等企图“as Code”的领域时，不能再天真地只问“有没有类似 Verilog 的语言”，而必须追问更深层的问题：

产业链是否已高度模块化，形成了无法通过收购或行政命令消解的专业壁垒和相互依赖？
是否存在类似 PDK 的可计算接口契约，将核心黑箱知识转化为边界明确的、可自动验证的约束？
是否设立了具有商业法律责任刚性的 Sign-off 节点，并且形成了可追溯的元数据体系？
谁有动机和能力来承担“制度基础设施”的建设与运营？是政府、行业联盟，还是某一类希望通过制定规则来获得枢纽权力的企业？

EaC 的扩散因此并非一场纯粹的技术升级，而是一场更为深刻的社会构造运动。它要求产业格局、法律契约和工程文化发生协同演化。IC 的故事告诉我们，这条路走得通，但依赖非凡的制度创造力。后续的系列文章，将带着这一追问，具体审视其他工程领域的结构条件与可能路径，为 EaC 的普遍建构提供一幅更具现实感的路线图。